(19) 日本国特許庁(JP)

(12)特許公報 (B2)

(11)特許番号

第2773692号

(45) 発行日 平成10年(1998) 7月9日

(24)登録日 平成10年(1998)4月24日

(51) Int. C1. 6

識別記号

H 0 3 K 19/0175

FI

H03K 19/00 101 K

請求項の数11

(全11頁)

(21)出願番号

特願平7-193554

(22)出願日

平成7年(1995)7月28日

(65)公開番号

特開平9-46209

(43)公開日

平成9年(1997)2月14日

審査請求日

平成7年(1995)7月28日

(73)特許権者 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 髙橋 弘行

東京都港区芝五丁目7番1号 日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)

審査官 萩原 義則

(58)調査した分野 (Int. Cl.6, DB名) HO3K 19/0175

(54) 【発明の名称】入力バッファ回路

1

(57)【特許請求の範囲】

【請求項1】 <u>半導体集積回路に内蔵され外部端子の信号を入力しこの入力信号とリファレンス電圧との電位差を増幅して他の内蔵回路に出力する入力バッファ回路において、</u>

電源及び接地間にそれぞれ2個づつ直列接続されたMO S型の第1、第2または第3、第4のトランジスタの各 2ゲートに前記入力信号、前記リファレンス電圧を組み 合わせてそれぞれ入力し、第1、第2のトランジスタの ドレイン接続点及び第3、第4のトランジスタのドレイ ン接続点から、互いに相補のレベル関係にある第1及び 第2の駆動用の信号をそれぞれプッシュプル出力するプ ッシュプル回路と、

前記第1及び第2の駆動用の信号を差動増幅して出力する差動増幅回路とを有することを特徴とする入力バッフ

2

ア回路。

【請求項2】 差動増幅回路を、エミッタを共通接続しべースに第1及び第2の駆動用の信号それぞれを対応して受けるバイポーラ型の第1及び第2の駆動用のトランジスタと、これら第1及び第2の駆動用のトランジスタのエミッタと電源電位点及び接地電位点のうちの一方との間に接続された定電流源と、前記第1及び第2の駆動用のトランジスタと接続される負荷回路とを備えた回路とし、プッシュプル回路を、前記第1及び第2の駆動用のトランジスタが飽和しない範囲の所定のレベルの第1及び第2の駆動用の信号を出力する回路とした請求項1記載の入力バッファ回路。

【請求項3】 プッシュプル回路を、第1~第4のトランジスタを同一導電型とし、前記第1のトランジスタのゲートに入力信号を受けソースに電源電位及び接地電位

4

のうちの一方を受け、前記第2のトランジスタのゲートにリファレンス電圧を受けソースを前記第1のトランジスタのドレインと接続しドレインに前記電源電位及び接地電位のうちの他方を受け、前記第3のトランジスタのゲートに前記リファレンス電圧を受けソースに前記電源電位及び接地電位のうちの一方を受け、前記第4のトランジスタのゲートに前記入力信号を受けソースを前記第3のトランジスタのドレインと接続しドレンインに前記電源電位及び接地電位のうちの他方を受け、前記第1及び第2のトランジスタのソース、ドレイン接続点から第101の駆動用の信号を出力し、前記第3及び第4のトランジスタのソース、ドレイン接続点から第2の駆動用の信号を出力する回路とした請求項1記載の入力バッファ回路。

【請求項4】 プッシュプル回路を、ゲートに入力信号 を受けソースに電源電位及び接地電位のうちの一方を受 ける一導電型の第1のトランジスタと、ゲート及びドレ インを前記第1のトランジスタのゲート及びドレインと 対応接続しソースに前記電源電位及び接地電位のうちの 他方を受ける逆導電型の第2のトランジスタと、ゲート にリファレンス電圧を受けソースに前記電源電位及び接 地電位のうちの一方を受ける一導電型の第3のトランジ スタと、ゲート及びドレインを前記第3のトランジスタ の<u>ゲート</u>及びドレインと対応接続しソースに前記電源電 位及び接地電位のうちの他方を受ける逆導電型の第4の トランジスタとを備え、前記第1及び第2のトランジス タのドレイン接続点から第1の駆動用の信号を出力し、 前記第3及び第4のトランジスタのドレイン接続点から 第2の駆動用の信号を出力する回路とした請求項1記載 の入力バッファ回路。

【請求項5】 プッシュプル回路の電源電位受電端及び接地電位受電端のうちの一方に、電源電位及び接地電位とは異なる所定の電位の内部基準電圧を供給するようにした請求項3または4記載の入力バッファ回路。

【請求項6】 差動増幅回路を、ソースを共通接続しゲートに第1及び第2の駆動用の信号それぞれを対応して受けるnチャネルMOS型の第1及び第2の駆動用のトランジスタと、これら第1及び第2の駆動用のトランジスタのソースと電源電位点及び接地電位点のうちの一方との間に接続された定電流源と、前記第1及び第2の駆 40動用のトランジスタと接続する負荷回路とを備えた回路とした請求項1記載の入力バッファ回路。

【請求項7】 差動増幅回路の出力信号を所定のレベル に変換するレベル変換回路を設けた請求項1記載の入力 バッファ回路。

【請求項8】 差動増幅回路を、互いに相補のレベル関係にある第1及び第2の差動増幅信号を出力する回路とし、レベル変換回路を、ベースに前記第1及び第2の差動増幅信号のうちの一方を受けコレクタに電源電位及び接地電位のうちの一方を受けるバイポーラ型のトランジ 50

スタと、ソースを前記バイポーラ型のトランジスタのエミッタと接続しゲートに前記電源電位及び接地電位のうちの他方を受ける一導電型MOS型のトランジスタのドレインを前記一導電型MOS型のトランジスタのドレインと接続しゲートに前記第1及び第2の差動増幅信号のうちの他方を受ける逆導電型MOS型のトランジスタのソースと接続し他端に前記電源電位及び接地電位のうちの他方を受けて順方向電圧を発生するダイオード素子とを備え、前記逆導電型MOS型のトランジスタのドレインからレベル変換された信号を出力する回路とした請求項7記載の入力バッファ回路。

【請求項9】 差動増幅回路及びレベル変換回路のうちの少なくとも一方に、その出力信号を所定のタイミングで保持し出力する信号保持手段を設けた請求項7記載の入力バッファ回路。

【請求項10】 差動増幅回路を、エミッタを共通接続 しベースに第1及び第2の駆動用の信号それぞれを対応 して受けるバイポーラ型の第1及び第2の駆動用のトラ ンジスタ、ソース及びドレインをこれら第1及び第2の 駆動用のトランジスタのエミッタと電源電位点及び接地 電位点のうちの一方との間に接続しクロック信号の第1 のレベルに応答して導通し定電流を発生する定電流源の MOS型のトランジスタ、並びに前記第1及び第2の駆 動用のトランジスタと接続する負荷回路を備え、前記第 1及び第2の駆動用の信号を差動増幅して第1及び第2 の差動増幅信号として出力する差動増幅部と、ベースに 前記第1の差動増幅信号を受けコレクタに前記第2の差 動増幅信号を受けるバイポーラ型の第1の信号保持用の トランジスタ、ベースに前記第2の差動増幅信号を受け コレクタに前記第1の差動増幅信号を受けエミッタを前 記第1の信号保持用のトランジスタのエミッタと接続す るバイポーラ型の第2の信号保持用のトランジスタ、並 びにソース及びドレインを前記第1及び第2の信号保持 用のトランジスタのエミッタと前記電源電位点及び接地 電位点のうちの一方との間に接続し前記クロック信号の 第2のレベルに応答して導通するスイッチング用のMO S型のトランジスタを備え、前記第1及び第2の差動増 幅信号を所定のタイミングで保持し出力する信号保持部 とを含んだ回路とした請求項9記載の入力バッファ回 路。

【請求項11】 レベル変換回路を、入力端に差動増幅 回路の出力信号を受けクロック信号が第1のレベルのと きに前記入力端に受けた信号を出力端に伝達する第1の トランスファゲートと、所定のしきい値電圧をもち入力 端に前記第1のトランスファゲートの出力端の信号を受 ける第1のインバータと、この第1のインバータの出力 信号をレベル反転する第2のインバータと、この第2の インバータの出力信号を入力端に受け前記クロック信号 が第2のレベルのときにこの入力端の信号を前記第1の

インバータの入力端に伝達する第2のトランスファゲートとを備え、前記第1のインバータの出力信号をレベル変換された信号として出力する回路とした請求項9記載の入力バッファ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は入力バッファ回路に 関し、特に低振幅信号を入力とする入力バッファ回路に 関する。

[0002]

【従来の技術】コンピュータなどを構成する半導体集積回路は、その性能向上のため高い動作周波数の製品開発が急速に進んでいる。100MHzに近づく高周波では、伝送バス線のノイズや消費電力のため、従来のTTLインターフェイスからGTL(Gunning Transceiver Logic)インターフェイスなどの低振幅信号が用いられようとしている。これら低振幅信号の入力バッファ回路は、MOSトランジスタによる差動増幅回路が一般的であり、その代表的な回路を図12に示す。

【0003】この入力バッファ回路は、ゲートに入力信 号INを受けるpチャネルMOS型(以下pMOS型と いう)のトランジスタM21xと、ゲートにリファレン ス電圧Vrefを受けソースをトランジスタM21xの ソースと接続するpMOS型のトランジスタM23x と、ソースを接地電位点と接続しドレインをトランジス タM21xのドレインと接続するnチャネルMOS型 (以下nMOS型という) のトランジスタM22xと、 ソースを接地電位点と接続しゲート及びドレインをトラ ンジスタM22xのゲートと接続してこのトランジスタ 30 M22xと共にカレントミラー回路を構成するnMOS 型のトランジスタM24xと、トランジスタM21x, M23xのソースと電源電位Vcc供給端との間に接続 された定電流源 I 21 x とを備え、トランジスタM21 x、M22xのドレインから出力信号OUTを出力する 差動増幅回路2xを有する構成となっている。

【0004】リファレンス電圧Vrefには通常 0.7 ~1.2 V程度の比較的低い電圧(電源電位 V c c を 3 V程度として)が使われ、このリファレンス電圧Vrefに対し± $(0.2 \sim 0.5)$ V程度が入力信号 I Nの I 板幅となる。リファレンス電圧Vrefに対する入力信号 I Nの電位差、すなわちトランジスタM I 2 I 3 I x のゲート電位差がこれらトランジスタのオン能力差として現れ、トランジスタM I 2 I 2 I 2 I 2 I 2 I 3 I 2 I 2 I 2 I 3 I 2 I 2 I 3 I 2 I 2 I 3 I 2 I 3 I 4 I 4 I 4 I 5 I 6 I 6 I 7 I 6 I 7 I 8 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 9 I 1 I 9

は低レベルの出力信号OUTとして出力される。

【0006】構成トランジスタのpMOS型とnMOS 型とを入れ換えた形の回路も成立つが、入力信号IN等 の電圧が低いため、このような差動増幅回路には、通 常、動作電圧マージンが大きいpMOS型が駆動用のト ランジスタ (M21x, M23x相当) として用いられ る。そして、この動作電圧マージンを確保するため、構 成トランジスタ(M21x~M24x)は常にオン状態 で動作させる必要があり、貫通電流が発生する。また、 10 出力電圧OUTはトランジスタM21x、M23xの導 電比により決まるため、高レベル、低レベルのレベル差 は、電源電位 V c c,接地電位のレベル差(例えば3 V)までは得られず、ほぼ1~2V程度にとどまる。 【0007】なお、このような入力バッファ回路は、例 ... えば日経エレクトロニクス、1993年9月27日号、 No. 591, 269~290頁などに記載されてい る。

【0008】この入力バッファ回路の出力信号OUT は、次段のCMOS回路を直接駆動したり、ラッチ回路 20 やレジスタを介してCMOS回路を駆動する。

[0009]

【発明が解決しようとする課題】この従来の入力バッファ回路では、動作電圧マージンを確保するため構成トランジスタ(M21x~M24x)を常にオン状態とし、リファレンス電圧Vrefと入力信号INとの差電圧を感知する構成となっているので、入力信号INが小振幅になると増幅利得の低下により出力信号OUTの振幅が減少し、動作速度も遅くなる。この出力信号OUTの振幅の減少は次段のCMOS回路において貫通電流を増大させるという問題点があり、また、動作速度が遅くなる点に関しては、この入力バッファ回路、すなわち差動増幅回路2x及び次段のCMOS回路の動作電流を増加させることにより、ある程度カバーできるものの、半導体集積回路全体の消費電流が増大するという問題点がある。

【0010】また、ラッチ回路やレジスタを介して次段のCMOS回路を駆動する場合には、この入力バッファ回路の動作遅れにこれらラッチ回路、レジスタ等の動作遅れも加わり、半導体集積回路全体の動作速度が更に遅くなるという問題点がある。

【0011】本発明の目的は、自身の動作速度の向上、 消費電流の低減をはかると共に半導体集積回路全体の動 作速度の向上及び消費電流の低減をはかることができる 入力バッファ回路を提供することにある。

[0012]

【課題を解決するための手段】本発明<u>は、半導体集積回路に内蔵され外部端子の信号を入力しこの入力信号とリファレンス電圧との電位差を増幅して他の内蔵回路に出力する入力バッファ回路において、電源及び接地間にそれぞれ2個づつ直列接続されたMOS型の第1、第2ま</u>

される。

たは第3、第4のトランジスタの各2ゲートに前記入力 信号、前記リファレンス電圧を組み合わせてそれぞれ入 力し、第1、第2のトランジスタのドレイン接続点及び 第3、第4のトランジスタのドレイン接続点から、互い に相補のレベル関係にある第1及び第2の駆動用の信号 をそれぞれプッシュプル出力するプッシュプル回路と、 前記第1及び第2の駆動用の信号を差動増幅して出力す

る差動増幅回路とを有している。

【0013】また、差動増幅回路を、エミッタを共通接 続しベースに第1及び第2の駆動用の信号それぞれを対 10 応して受けるバイポーラ型の第1及び第2の駆動用のト ランジスタと、これら第1及び第2の駆動用のトランジ スタのエミッタと電源電位点及び接地電位点のうちの一 方との間に接続された定電流源と、前記第1及び第2の 駆動用のトランジスタと接続される負荷回路とを備えた 回路とし、プッシュプル回路を、前記第1及び第2の駆 動用のトランジスタが飽和しない範囲の所定のレベルの 第1及び第2の駆動用の信号を出力する回路とし、プッ シュプル回路を、第1~第4のトランジスタを同一導電 型とし、前記第1のトランジスタのゲートに入力信号を 20 受けソースに電源電位及び接地電位のうちの一方を受 け、前記第2のトランジスタのゲートにリファレンス電 圧を受けソースを前記第1のトランジスタのドレインと 接続しドレインに前記電源電位及び接地電位のうちの他 方を受け、前記第3のトランジスタのゲートに前記リフ アレンス電圧を受けソースに前記電源電位及び接地電位 のうちの一方を受け、前記第4のトランジスタのゲート に前記入力信号を受けソースを前記第3のトランジスタ のドレインと接続しドレンインに前記電源電位及び接地 電位のうちの他方を受け、前記第1及び第2のトランジ 30 スタのソース, ドレイン接続点から第1の駆動用の信号 を出力し、前記第3及び第4のトランジスタのソース、 ドレイン接続点から第2の駆動用の信号を出力する回路 とし、または、プッシュプル回路を、ゲートに入力信号 を受けソースに電源電位及び接地電位のうちの一方を受 ける一導電型の第1のトランジスタと、ゲート及びドレ インを前記第1のトランジスタのゲート及びドレインと 対応接続しソースに前記電源電位及び接地電位のうちの 他方を受ける逆導電型の第2のトランジスタと、ゲート にリファレンス電圧を受けソースに前記電源電位及び接 40 地電位のうちの一方を受ける一導電型の第3のトランジ スタと、ゲート及びドレインを前記第3のトランジスタ のゲート及びドレインと対応接続しソースに前記電源電 位及び接地電位のうちの他方を受ける逆導電型の第4の トランジスタとを備え、前記第1及び第2のトランジス タのドレイン接続点から第1の駆動用の信号を出力し、 前記第3及び第4のトランジスタのドレイン接続点から 第2の駆動用の信号を出力する回路とし、更に、プッシ ュプル回路の電源電位受電端及び接地電位受電端のうち の一方に、電源電位及び接地電位とは異なる所定の電位 50

の内部基準電圧を供給するようにして構成される。また、差動増幅回路を、ソースを共通接続しゲートに第1及び第2の駆動用の信号それぞれを対応して受けるnチャネルMOS型の第1及び第2の駆動用のトランジスタと、これら第1及び第2の駆動用のトランジスタのソースと電源電位点及び接地電位点のうちの一方との間に接続された定電流源と、前記第1及び第2の駆動用のトラ

ンジスタと接続する負荷回路とを備えた回路として構成

【0014】また、差動増幅回路の出力信号を所定のレ ベルに変換するレベル変換回路を設けて構成され、差動 増幅回路を、互いに相補のレベル関係にある第1及び第 2の差動増幅信号を出力する回路とし、レベル変換回路 を、ベースに前記第1及び第2の差動増幅信号のうちの 一方を受けコレクタに電源電位及び接地電位のうちの一 方を受けるバイポーラ型のトランジスタと、ソースを前 記バイポーラ型のトランジスタのエミッタと接続しゲー トに前記電源電位及び接地電位のうちの他方を受ける一 導電型MOS型のトランジスタと、ドレインを前記一導 電型MOS型のトランジスタのドレインと接続しゲート に前記第1及び第2の差動増幅信号のうちの他方を受け る逆導電型MOS型のトランジスタと、一端を前記逆導 電型MOS型のトランジスタのソースと接続し他端に前 記電源電位及び接地電位のうちの他方を受けて順方向電 圧を発生するダイオード素子とを備え、前記逆導電型M OS型のトランジスタのドレインからレベル変換された 信号を出力する回路として構成される。

【0015】また、差動増幅回路及びレベル変換回路の うちの少なくとも一方に、その出力信号を所定のタイミ ングで保持し出力する信号保持手段を設けて構成され、 差動増幅回路を、エミッタを共通接続しベースに第1及 び第2の駆動用の信号それぞれを対応して受けるバイポ ーラ型の第1及び第2の駆動用のトランジスタ、ソース 及びドレインをこれら第1及び第2の駆動用のトランジ スタのエミッタと電源電位点及び接地電位点のうちの一 方との間に接続しクロック信号の第1のレベルに応答し て導通し定電流を発生する定電流源のMOS型のトラン ジスタ、並びに前記第1及び第2の駆動用のトランジス タと接続する負荷回路を備え、前記第1及び第2の駆動 用の信号を差動増幅して第1及び第2の差動増幅信号と して出力する差動増幅部と、ベースに前記第1の差動増 幅信号を受けコレクタに前記第2の差動増幅信号を受け るバイポーラ型の第1の信号保持用のトランジスタ、ベ ースに前記第2の差動増幅信号を受けコレクタに前記第 1の差動増幅信号を受けエミッタを前記第1の信号保持 用のトランジスタのエミッタと接続するバイポーラ型の 第2の信号保持用のトランジスタ、並びにソース及びド レインを前記第1及び第2の信号保持用のトランジスタ のエミッタと前記電源電位点及び接地電位点のうちの一 方との間に接続し前記クロック信号の第2のレベルに応

答して導通するスイッチング用のMOS型のトランジスタを備え、前記第1及び第2の差動増幅信号を所定のタイミングで保持し出力する信号保持部とを含んだ回路とし、レベル変換回路を、入力端に差動増幅回路の出力信号を受けクロック信号が第1のレベルのときに前記入力端に受けた信号を出力端に伝達する第1のトランスファゲートと、所定のしきい値電圧をもち入力端に前記第1のトランスファゲートの出力端の信号を受ける第1のインバータと、この第1のインバータの出力信号をレベル反転する第2のインバータと、この第2のインバータの出力信号を入力端に受け前記クロック信号が第2のレベルのときにこの入力端の信号を前記第1のインバータの入力端に伝達する第2のトランスファゲートとを備え、前記第1のインバータの出力信号をレベル変換された信号として出力する回路として構成される。

[0016]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して説明する。

【0017】図1は本発明の第1の実施の形態を示す回路図である。

【0018】この第1の実施の形態は、ゲートに入力信 号 I Nを受けソースに電源電位 V c c を受ける p M O S 型のトランジスタM1、ゲートにリファレンス電圧Vェ efを受けソースをトランジスタM1のドレインと接続 しドレインに接地電位を受けるpMOS型のトランジス タM2、ゲートにリファレンス電圧Vrefを受けソー スに電源電位Vccを受けるpMOS型のトランジスタ M3、及びゲートに入力信号INを受けソースをトラン ジスタM3のドレインと接続しドレインに接地電位を受 けるpMOS型のトランジスタM4を備え、トランジス 30 タM1, M2のソース, ドレイン接続点及びトランジス タM3, M4のソース, ドレイン接続点からリファレン ス電圧Vrefと入力信号INとの差電圧と対応しかつ 互いに相補のレベル関係にある所定のレベルの第1及び 第2の駆動用の信号P1, P2を出力するプッシュプル 回路1と、エミッタを共通接続しベースに第1及び第2 の駆動用の信号 P1, P2 それぞれを対応して受けるバ イポーラ型の駆動用のトランジスタQ21, Q22、こ れら駆動用のトランジスタQ21, Q22のエミッタと 接地電位点との間に接続された定電流源 I 2 1、並びに 40 駆動用のトランジスタQ21, Q22のコレクタそれぞ れと電源電位Vcc受電端との間に接続された負荷抵抗 R21, R22を備え、第1及び第2の駆動用の信号P 1, P2を差動増幅して、駆動用のトランジスタQ2 1, Q22のコレクタそれぞれから互いに相補のレベル 関係にある第1及び第2の差動増幅信号E1, E2を出 力する差動増幅回路2と、ベースに第1の差動増幅信号 E1を受けコレクタに電源電位Vccを受けるバイポー ラ型のトランジスタQ31、ソースをトランジスタQ3 1のエミッタと接続しゲートに接地電位を受けるpMO 50

S型のトランジスタM31、ゲートに第2の差動増幅信号E2を受けドレインをpMOS型のトランジスタM31のドレインと接続するnMOS型のトランジスタM32、及びこのトランジスタM32のソースと接地電位点との間に接続されて順方向電圧を発生するダイオードD31を備え、トランジスタM31、M32のドレイン接続点から差動増幅信号E1、E2を所定のレベルに変換した信号(OUT)を出力するレベル変換回路3とを有する構成となっている。

10

0 【0019】次に、この第1の実施の形態の動作及び動作条件等について説明する。

【0020】この第1の実施の形態においても、従来例と同様に通常、リファレンス電圧V refには0.7~1.2V程度の比較的低い電圧が使われ、入力信号 I Nの振幅はこのリファレンス電圧V refに対し±(0.2~0.5)V程度となっている。

【0021】以下、リファレンス電圧Vrefe0.7 V、入力信号 INの振幅を ±0.2 Vとした厳しい状態の場合について説明する。

【0022】 プッシュプル回路1から出力される駆動用の信号P1, P2は、そのレベルがトランジスタM1, M2の導電率の比、トランジスタM3, M4の導電率の比でそれぞれ決まり、入力信号INがリファレンス電圧 Vrefより高レベルになるとトランジスタM2に対しトランジスタM1の能力(オン抵抗)が下がり駆動用の信号P1は入力信号INに対し逆相の低レベルに、またトランジスタM4の能力も下がり駆動用の信号P2は同相の高レベルに変化する。

【0023】ここで、この駆動用の信号P1, P2は、 次段の差動増幅回路2のバイポーラ型のトランジスタQ 21, Q22が飽和しない範囲で高く、しかもこれらトランジスタQ21, Q22を駆動する上で都合の良い (動作マージンが大きい等)電圧となっている。例えば、電源電位Vccを3.3Vとすると、P1, P2は 2.5V付近となる。また、差動増幅回路2は、バイポーラ型のトランジスタQ21, Q22によって高い増幅 率を持っているので、駆動用の信号P1, P2の振幅は 0.2V程度でよい。

【0024】差動増幅回路2は、定電流源I21の電流をトランジスタQ21,Q22のオン,オフ状態に応じて分流し、負荷抵抗R21,R22の電圧降下により差動増幅信号E1,E2を出力する。従って、差動増幅信号E1,E2の振幅は定電流源I21の電流値、負荷抵抗R21,R22の抵抗値等によって調整可能であり、次段のレベル変換回路の動作マージンを考慮して1~1.5 V程度としている。

【0025】差動増幅信号E1, E2を受けたレベル変換回路3においては、差動増幅信号E1によりトランジスタM31のオン能力を、E2によりトランジスタM32のオン能力を相補的にそれぞれ制御してレベル変換

し、CMOS型のインバータと同様に、大きな振幅の出 力信号OUTを出力する。

【0026】トランジスタM31, M32のオン, オフ*

オン時: V c c - V f (V c c = 3.3 V で約2.5 V) (1)

オフ時:Vcc-Vf- ΔV

ここで、Vfはpn接合の順方向電圧、ΔVは差動増幅 信号E1, E2の振幅である。このように、これらトラ ンジスタM31, M32のオン, オフ時のソース・ゲー ト間電圧比は2倍以上取れるため、十分な増幅能力があ り、その負荷を駆動することができる。出力信号OUT 10 た、レベル変換回路3は、負荷依存性を受けやすいが、 の高レベル、低レベルは、電源電位Vccに対してVf だけ低下し、接地電位に対しV f だけ上昇するが、次段 のCMOS回路にとってはMOS型のトランジスタのし きい値電圧と同程度かそれ以下であるので、特に問題は ない。

【0028】次に、この第1の実施の形態における過渡 応答特性について、図2及び図3を参照して説明する。 入力信号INが低レベルから高レベルへと変化したとき (リファレンス電圧Vrefに対し)の動作波形を示し たものが図2であり、高レベルから低レベルへと変化し 20 たときの動作波形を示したものが図3である。

【0029】入力信号INに対し、駆動用の信号P2は 同一傾向で変化するが、駆動用の信号P1は振幅もやや 小さく鈍った変化となる。これは、駆動用の信号P2に 対する動作が同相で、トランジスタM4のゲート・ドレ イン間容量が出力電圧の駆動に協する形で働いているか らである。プッシュプル回路1は、プルアップ用、プル ダウン用のトランジスタM1, M4が入力信号INのレ ベルに直ちに応答してそのオン能力を変化させ、そのま ま駆動用の信号P1, P2として出力され上、低振幅動 30 作となっているため、その動作速度は約0.1 n s とい う非常に速いものとなる。

【0030】差動増幅回路2は、高速動作に向いた一般 的なECL回路と同等であるので、0.3 n s 程度で高 速に差動増幅信号を出力する。

【0031】レベル変換回路3も、十分な信号振幅の差 動増幅信号E1、E2が与えられ、これら相補型の差動 増幅信号E1, E2によってトランジスタM31, M3 2のオン能力が制御されるので、0.3 n s 程度の高速 で出力信号OUTを出力する。

【0032】図2及び図3には、レベル変換回路3の次 段のドライバ回路の出力信号を含めた動作波形が示され ており、この次段のドライバ回路の動作時間を含め、約 1. 1 n s となっており、また、入力信号 I N のレベル 変化に対する依存性も殆どない。

【0033】消費電流はプッシュプル回路1, 差動増幅 回路 2, 及びレベル変換回路 3 の全てで発生する。しか し、プッシュプル回路1は、差動増幅回路2のバイポー ラ型のトランジスタQ21、Q22のベースを駆動する

12 *時のソース・ゲート間電圧はどちらも次式のとおりとな

[0027]

(同じく約1.2V) …… (2)

トランジスタQ31のベース及びnMOS型のトランジ スタM32のゲートを駆動するだけであるので、これら の駆動負荷は軽く、従ってプッシュプル回路1及び差動 増幅回路2には小さい動作電流を流すだけで済む。ま 前述の(2)式に示されるように、入力振幅ΔV、すな わち差動増幅信号E1, E2の振幅を調整することによ り、オフ側能力を十分低くできるので、その貫通電流を 小さくすることができる。

【0034】図4は本発明の第2の実施の形態における プッシュプル回路部分の回路図である。

【0035】この第2の実施の形態においては、第1の 実施の形態におけるプッシュプル回路1の電源電位 V c c 受電端に、電源電位 V c c より低く、内部発生した低 電圧の内部基準電圧 VR1を供給するようにしたもので ある。

【0036】こうすることにより、入力信号INの振幅 が大きくなったときや、pMOSトランジスタM1~M 4の製造ばらつき等で特性が変化したときなどに、駆動 用の信号P1、P2の高レベルの電圧の上りすぎを阻止 することができ、差動増幅回路2のバイポーラ型のトラ ンジスタQ21、Q22のベース電圧を抑えてこれらト ランジスタQ21, Q22が飽和領域に入るのを防止す ることができる。この内部基準電圧VR1を例えば0. 5~1.0 V程度とすることにより、バイポーラ型のト ランジスタQ21,Q22が飽和する心配はなくなる。 【0037】図5は本発明の第3の実施の形態における プッシュプル回路部分の回路図である。

【0038】この第3の実施の形態では、プッシュプル 回路1bをnMOS型のトランジスタM5~M8で構成 し、低電位側の電源電位(第1, 第2の実施の形態のプ ッシュプル回路1, 1 a の接地電位相当) 受電端に、接 地電位より高く、内部発生した差電圧の内部基準電圧V R2を供給するようにしたものである。

【0039】nMOS型のトランジスタはpMOS型に 比べて能力が高く高速性に優れているが、その特徴はゲ ート入力信号がVcc/2付近から高い電圧範囲のとき に発揮される。また、駆動用の信号P1, P2のレベル は低めになるので、差動増幅回路2における定電流源1 21の電圧が不足しがちになる。従って、駆動用の信号 P1, P2のレベルが下がりすぎるのを阻止するため、 定電位側の電源電位受電端の電位を、接地電位より高い 内部基準電圧VR2としている。この内部基準電圧VR 2は例えば1~1. 5 V程度が妥当な値であり、バイポ だけであり、差動増幅回路2は、1個のバイポーラ型の 50 ーラ型のトランジスタQ21,Q22の飽和電圧マージ ンは逆に拡大するので、差動増幅回路2の出力信号(E 1, E2)の振幅を大きめに設定することができる。

【0040】図6は本発明の第4の実施の形態におけるプッシュプル回路部分の回路図である。

【0041】この第4の実施の形態のプッシュプル回路 1cは、プルアップ用としてpMOS型のトランジス タ、プルダウン用としてnMOS型のトランジスタを用 い、それぞれのゲートには同一の信号を供給するように した、いわゆるCMOS型のインバータと同一構成であ り、入力信号IN用とリファレンス電圧Vref用とで 10 対をなし、駆動信号P1、P2を出力する。

【0042】このプッシュプル回路1cでは、pMOS型, nMOS型のトランジスタそれぞれが独立した製造ばらつきをもち、駆動用の信号P1, P2の動作電位が変動しやすいが、それぞれ相補的能力変化が最も高く成りやすいので、その振幅を大きく、かつ高速にしやすくなる。

【0043】この第4の実施の形態のプッシュプル回路 1 cにおいても、第2,第3の実施の形態のプッシュプル回路1 a,1 bと同様に、次段の差動増幅回路2の動 20 作マージン確保のために、高電位側の電源電位Vcc受 電端、又は定電位側の電源電位受電端に、内部発生による内部基準電圧VR1又はVR2を供給することがてきる。

【0044】図7は本発明の第5の実施の形態を示す回路図である。

【0045】この実施例では、レベル変換回路3aを、相補型の出力信号OUT1,OUT2が得られるようにしたものであり、第1の実施の形態のレベル変換回路3に、更に、ベースに第2の差動増幅信号E2を受けコレ 30クタに電源電位Vccを受けるバイポーラ型のトランジスタQ32と、ゲートに接地電位を受けソースをトランジスタQ32のエミッタと接続するpMOS型のトランジスタM33と、ゲートに第1の差動増幅信号E1を受けドレインをトランジスタM33のドレインと接続しソースをトランジスタM32のソースと接続するnMOS型のトランジスタM34とを付加した回路となっている。

【0046】メモリ装置等では、アドレス信号をバッファ回路で受けて各構成ビットを相補型としてデコーダ回 40路に供給するのが一般的であるが、この相補型のアドレス信号を発生するのにインバータ等を使用していた。従ってその分、信号の遅延時間が生じ高速動作が困難であった。このような回路に本発明の第5の実施例の形態の回路を適用することにより、インバータ等が不要となり、その分高速化することができ、半導体集積回路全体の動作速度を速くすることができる。

【0047】図8は本発明の第6の実施の形態を示す回路図である。

【0048】この第6の実施の形態は、差動増幅回路2

a を、所定のタイミングで差動増幅信号E1, E2を保持し出力する信号保持手段を備えた回路としたものである。

【0049】この第6の実施の形態の差動増幅回路2a は、バイポーラ型のトランジスタQ21,Q22、負荷 抵抗R21,R22、及びnMOS型のトランジスタM 21による定電流源から成る差動増幅部と、ベースに差 動増幅部からの第1の差動増幅信号E1を受けコレクタ に第2の差動増幅信号E2を受けるバイポーラ型のトラ ンジスタQ23、ベースに第2の差動増幅信号E2を受 けコレクタに第1の差動増幅信号E1を受けエミッタを トランジスタQ23のエミッタと接続するバイポーラ型 のトランジスタQ24、及びゲートにクロック信号CK を受けドレインをトランジスタQ23、Q24のエミッ タと接続しソースに接地電位を受けるnMOS型のトラ ンジスタM22を備えたラッチ部と、クロック信号CK をレベル反転して所定のタイミングで差動増幅部を非活 性状態とするインバータIV21とを含む構成となって いる。

【0050】クロック信号CKが低レベルのときは、トランジスタM21がオン、M22がオフとなってラッチ部は非活性状態、差動増幅部は活性化状態となり、実質的に図1に示された差動増幅回路2と同様の回路構成となって差動増幅信号E1, E2をそのままレベル変換回路3に伝達するスルー状態となる。

【0051】クロック信号CKが高レベルのときは、トランジスタM21がオフとなって差動増幅部は非活性状態になると共に、トランジスタM22がオンとなってラッチ部が活性化し、差動増幅信号E1, E2のうちの高レベル側の信号をベースに受けるトランジスタ(Q23, Q24のうちの一方)がオンし、差増幅信号E1, E2のうちの低レベル側から電流を引き抜き、その電位差を保ちかつ出力する。すなわちラッチ状態とする。

【0052】この第6の実施の形態では、ラッチ機能を付加しても、差動増幅信号E1,E2の信号伝達線にラッチ部が付加されるだけであり、信号伝達経路におけるラッチ部用の回路段数が増えることはないので、そのための動作速度の遅れは殆ど発生しない。すなわち、ラッチ回路(信号保持部)を必要とする半導体集積回路に本発明を適用した場合、従来のような縦続接続されたラッチ回路としなくて済むので、その分、全体の動作速度を速くすることができる。

【0053】図9は本発明の第7の実施の形態を示す回路図である。

【0054】この第7の実施の形態は、第6の実施の形態に加え、レベル変換回路3bにもラッチ機能を付加し、ラッチ機能付きの差動増幅回路2aと共にレジスタ回路を構成するようにしたものである。

【0055】この第7の実施の形態のレベル変換回路3 bは、図1に示されたレベル変換回路3に相当するトラ

ンジスタQ31, M31, M32及びダイオードD31 と、ゲートをトランジスタQ31のエミッタと接続しソ ースに電源電位Vccを受けるpMOS型のトランジス タM36と、ゲートをトランジスタM31, M32のド レインと接続しドレインをトランジスタM36のドレイ ンと接続しソースに接地電位を受けるnMOS型のトラ ンジスタM37と、ベースにクロック信号CKのレベル 反転信号を受けコレクタに電源電位Vccを受けエミッ タをトランジスタQ31のエミッタと接続するバイポー ラ型のトランジスタQ33と、ゲートにクロック信号C 10 Kのレベル反転信号を受けソース及びドレインをトラン ジスタM32のソース及びドレインと対応接続するnM OS型のトランジスタM35と、入力端をトランジスタ M36, M37のドレインと接続するインバータIV3 1と、入力端をこのインバータ I V 3 2 の出力端と接続 するインバータIV32と、ゲートにクロック信号CK のレベル反転信号を受けソース及びドレインをインバー タIV32の出力端とトランジスタM36,M37のド レインとの間に接続するnMOS型のトランジスタM3 8とを備え、トランジスタM36, M37のドレイン接 20 続点から出力信号OUTを出力し、トランジスタM31 のゲートにクロック信号CKのレベル反転信号を伝達す る構成となっている。

【0056】このような構成とすることにより、クロック信号CKが高レベルの非ラッチ時には、実質的に図1の回路にトランジスタM36, M37が付加されただけの回路となり、トランジスタM36, M37は互いに相補的にオン,オフして出力信号OUTをほぼ接地電位レベルから電源電位Vccレベルまでフルスイングさせることができる。

【0057】また、クロック信号CKが低レベルのラッチ時には、トランジスタM31をオフとし、トランジスタM35をオンにしてM37をオフとし、トランジスタQ33をオンにしてM36をオフとし、出力信号OUTの信号線を前段側と切離すと共に、トランジスタM38をオンにしてインバータIV31, IV32及びトランジスタM38による閉ループを形成して出力信号OUTを保持し出力するラッチ回路を構成する。

【0058】このラッチ回路は、クロック信号CKのレベル反転信号によって制御され、一方、差動増幅回路2 40 a のラッチ部はクロック信号CKそのもので制御されるので、差動増幅回路2 a 側をマスタラッチ、レベル変換回路3 b 側をスレーブラッチとするレジスタ機能が実現できる。

【0059】この第7の実施の形態においては、レベル変換回路にCMOS型のドライバ回路(M36, M37)が付加された形となっているが、レベル変換回路の出力側には通常このようなドライバ回路が必要であり、このドライバ回路を含めた形でのラッチ回路付加による信号伝達経路の回路段数の増加は全くなく、従って動作50

速度の遅れは殆どない状態でレジスタ機能を負荷することができる。

【0060】図10は本発明の第8の実施の形態を示す 回路図である。

【0061】この第8の実施の形態は、差動増幅回路2bの駆動用のトランジスタをnMOS型のトランジスタM24,M26とすると共に、レベル変換回路3cを、インバータIV34,35及びトランスファゲートTG31,TG32から成るラッチ機能付きとしたものである。

【0062】この第8の実施の形態の差動増幅回路2bは、ソースを共通接続しゲートに第1及び第2の駆動用の信号P1、P2それぞれを対応して受けるnMOS形の駆動用のトランジスタM24、M25と、これら駆動用のトランジスタM24、M25のソースと接地電位点との間に接続された定電流源I22と、ソースに電源電位Vccを受けドレインをトランジスタM24のドレインと接続するpMOS型のトランジスタM23と、ソースに電源電位Vccを受けゲート及びドレインをトランジスタM23のゲート及びトランジスタM26のドレインと接続してトランジスタM23と共にカレントミラー回路型の負荷回路を形成するpMOS型のトランジスタM25とを備えた構成となっている。

【0063】また、レベル変換回路3cは、入力端に差動増幅回路の出力信号、すなわち差動増幅信号E1を受けクロック信号CKが低レベルのときに導通してこの入力端の信号を出力端に伝達する第1のトランスファゲートTG31と、所定のしきい値電圧をもち入力端にトランスファゲートTG31の出力端の信号を受けるCMOS型の第1のインバータIV34と、このインバータIV34の出力信号をレベル反転する第2のインバータIV35と、入力端にインバータIV35の出力信号を受けクロック信号が高レベルのときに導通して入力端の信号を出力端と接続するインバータIV34の入力端に伝達する第2のトランスファゲートTG32とを備えた構成となっている。

【0064】この第8の実施の形態においては、従来例の全てがpMOS型のトランジスタで形成された差動増幅回路に対し、差動増幅回路2bの駆動用のトランジスタM24,M26を、トランジスタ能力の高いnMOS型とし、また、このnMOS型のトランジスタM24,M26が駆動できるように、プッシュプル回路1dを、その出力信号の駆動用の信号P1,P2を比較的高い電圧に高速シフトする回路としている。

【0065】レベルシフト回路3cは、クロック信号C Kが低レベルのときトランスファゲートTG31及びインバータIV34を介して出力信号OUTを出力する。 このとき、差動増幅信号E1はインバータIV34により接地電位レベル、電源電位レベルにフルスイングされる。また、クロック信号CKが高レベルのときは、差動 増幅回路2bと切離されると共に、インバータIV3 4, IV35及びトランスファゲートTG32によりラッチ回路を形成し、クロック信号CKが高レベルになる 直前の状態(信号)を保持し出力する。

【0066】この第8の実施の形態では、前述した実施の形態で使用しているバイポーラ型のトランジスタを使用していないので、これら実施の形態より動作速度がやや遅くなるが、その分、製造コストやチップ面積などの点で有利である。

【0067】図11は本発明の実施の形態のうちのレジ 10 スタ機能が付加されていない場合と付加されている場合の実施の形態の遅延時間及び消費電流を従来例と比較した図である。また、レジスタの機能が付加されていない場合では後段に比較的重い負荷容量を、レジスタ機能付きの場合では比較的軽い負荷容量を接続してそれぞれ比較している。特に重い負荷としては、1~2段のドライバ回路を接続している。

【0068】従来例では、どちらの場合でも遅延時間が 1.5 n s、消費電流が1.5 m A であるのに対し、本 発明の実施の形態では、レジスタ機能なしの場合、従来 20 例に対し、遅延時間で27%、消費電流で40%程度改 善され、レジスタ機能付きの場合、遅延時間で47%、 消費電流で27%程度改善される。

【0069】なお、前述した実施の形態は一例であり、これらの実施の形態を基本とした変形も容易であり、またこれら実施の形態の各部の組合せによる変形も容易である。

[0070]

【発明の効果】以上説明したように本発明は、差動増幅 回路の駆動用のトランジスタをバイポーラ型及びnMO 30 S型のトランジスタとし、これらトランジスタを駆動するプッシュプル回路を、ゲートに入力信号及びリファレンス電圧それぞれを対応して受けてそのレベルに応じてオン能力を制御するMOS型のトランジスタで形成し、また、レベル変換回路を、相補型の差動増幅信号のレベルに応答してトランジスタのオン能力を制御しレベル変換する回路又はCMOS型の回路とし、かつ、これら回路の出力信号のレベルをそれぞれの次段回路の入力段トランジスタの特性にマッチしたレベルとすることにより、各回路の動作に必要な電流を低減して消費電流を低減することができ、かつ構成トランジスタの持つ特性を生かして動作の高速化をはかることができる効果があり、また、差動増幅回路及びレベルシフト回路の出力信

号線の信号を所定のタイミングで保持し出力するラッチ 回路を設けることにより、信号の伝達時間を損うことな

くラッチ機能,レジスタ機能を付加することができ、半 導体集積回路全体の動作速度を速くすることができる効 果がある。

18

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す回路図である。

【図2】図1に示された実施の形態の動作及び効果を説明するための各部信号の第1の過渡応答特性図である。

【図3】図1に示された実施の形態の動作及び効果を説明するための各部信号の第2の過渡応答特性図である。

【図4】本発明の第2の実施の形態のプッシュプル回路 部分の回路図である。

【図5】本発明の第3の実施の形態のプッシュプル回路 部分の回路図である。

【図6】本発明の第4の実施の形態のプッシュプル回路 部分の回路図である。

【図7】本発明の第5の実施の形態を示す回路図である

【図8】本発明の第6の実施の形態を示す回路図である。

【図9】本発明の第7の実施の形態を示す回路図であ ス

【図10】本発明の第8の実施の形態を示す回路図である

【図11】本発明の実施の形態の遅延時間及び消費電流 を従来例と比較して示した図である。

【図12】従来の入力バッファ回路の一例を示す回路図である。

【符号の説明】

1, 1 a ~ 1 d プッシュプル回路

2, 2 a, 2 b, 2 x 差動增幅回路

3, 3 a ~ 3 c レベル変換回路

D31 ダイオード

I 2 1, I 2 1 x, I 2 2 定電流源


IV21, IV31~IV35 インバータ


 $M1 \sim M16$, $M21 \sim M26$, $M21x \sim M24x$,

M31~M38, Q21~Q24, Q31~Q33 トランジスタ

R 2 1, R 2 2 負荷抵抗

TG31, TG32 トランスファゲート





PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-046209

(43) Date of publication of application: 14.02.1997

(51)Int.CI.

H03K 19/0175 H03K 19/08 H03K 19/086

(21)Application number: 07-193554

(71)Applicant: NEC CORP

(22)Date of filing:

28.07.1995

(72)Inventor: TAKAHASHI HIROYUKI


(54) INPUT BUFFER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To improve operation speed

and to reduce consumption current.

SOLUTION: In this circuit, there is provided with a push/pull circuit 1 which is provided with two pairs of pMOS-type transistors M1-M4 that receive input signals IN and reference voltage Vref by gates and that are connected in series between a power supply source potential point and a ground potential point and which outputs complementary driving signals P1 and P2. Also it is provided with an ECL-type differential amplifier circuit were 2 which is provided with bipolar-type transistors Q21 and Q22 receiving the driving signals P1 and P2 by bases and which outputs complementary differential amplifier signals E1 and E2. A level conversion circuit 3 where a bipolar-type transistor Q1 receiving the differential amplifier signal E1 in a base, a pMOS-type transistor M31 grounding a gate, an nMOS-type transistor M32 receiving the differential amplifier signal E2 by a gate and a diode D31 are connected in series between the power



supply source potential point and the ground potential point is provided.

LEGAL STATUS

[Date of request for examination]

28.07.1995

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2773692

[Date of registration]

24.04.1998

[Number of appeal against examiner's decision

of rejection

[Date of requesting appeal against examiner's